【中止】半導体デバイスの3D集積化プロセスの基礎と先進パッケージの開発動向

～ 再配線の微細化、チップレット、Siブリッジ、Fan Outパッケージの最前線 ～

セミナー講師

　江澤 弘和 氏　　神奈川工科大学・工学部・非常勤講師

【講師経歴】
　1985年　㈱東芝 入社。30年以上、Si半導体素子、多層配線、Pb-free C4、RDL、Micro Bump、WLP、TSVのプロセス開発、ロジック、CMOSイメージセンサ、メモリの中間領域応用製品開発に従事。
　2017年から東芝メモリ㈱。2019年9月に定年退職。
　2018年より神奈川工科大学・工学部非常勤講師。
　2020年5月から ezCoworks 開発コンサルティング。

【活　動】
　日本金属学会、IEEE に所属。

セミナー受講料

44,000円（税込）　　

＊ 資料付
＊メルマガ登録者39,600円（税込）
＊アカデミック価格26,400円（税込）

★メルマガ会員特典
2名以上同時申込で申込者全員メルマガ会員登録をしていただいた場合、
1名あたりの参加費がメルマガ会員価格の半額となります。

★ アカデミック価格
学校教育法にて規定された国、地方公共団体、および学校法人格を有する大学、
大学院の教員、学生に限ります。申込みフォームに所属大学・大学院を記入のうえ、
備考欄に「アカデミック価格希望」と記入してください。

受講について

• 本セミナーはビデオ会議ツール「Zoom」を使ったライブ配信セミナーとなります。
  お申し込み前に、下記リンクから視聴環境をご確認ください。
  　→ https://zoom.us/test
• 当日はリアルタイムで講師へのご質問も可能です。
• タブレットやスマートフォンでも視聴できます。
• お手元のPC等にカメラ、マイク等がなくてもご視聴いただけます。この場合、音声での質問はできませんが、チャット機能、Q&A機能はご利用いただけます。
• ただし、セミナー中の質問形式や講師との個別のやり取りは講師の判断によります。ご了承ください。
• 「Zoom」についてはこちらをご参照ください。

■ お申し込み後の流れ

• 開催前日までに、ウェビナー事前登録用のメールをお送りいたします。お手数ですがお名前とメールアドレスのご登録をお願いいたします。
• 事前登録完了後、ウェビナー参加用URLをお送りいたします。
• セミナー開催日時に、参加用URLよりログインいただき、ご視聴ください。
• 講師に了解を得た場合には資料をPDFで配布いたしますが、参加者のみのご利用に限定いたします。他の方への転送、WEBへの掲載などは固く禁じます。
• 資料を冊子で配布する場合は、事前にご登録のご住所に発送いたします。開催日時に間に合わない場合には、後日お送りするなどの方法で対応いたします。

セミナー趣旨

　データ通信の大容量高速化とAIの認知深化は経済社会活動の基盤であり、脱炭素社会に向けた持続的成長を支える先端半導体デバイスの開発において、素子の微細化開発だけでなく、チップレット集積、高機能パッケージ開発の比重が大きくなっています。また、Fan Outパッケージの生産形態がウエハレベルからパネルレベルへ拡張し、民生品や車載用途向け半導体モジュールの生産効率向上とサプライチェーン強化に向けて新たなエコシステムが構築されつつあります。本セミナーでは、チップレット、Siブリッジ、Fan Outパッケージの基礎を再訪し、3D集積化プロセスと先進パッケージの現状の課題を整理し、今後の開発動向と市場動向を展望します。

受講対象・レベル

　・ 装置メーカー、材料メーカーの開発部門及びマーケテイング・企画部門の方
　・ LCDパネル業界の方
　・ 最近のパッケージに関心のある方
　・ 「今さら聞けないこと」をお聞きになりたい方

習得できる知識

　・ 三次元集積化技術の開発動向
　・ 三次元集積化プロセスの留意点
　・ 配線階層を縦断、前工程と後工程を横断する視点

セミナープログラム

1. 　はじめに
　　
2. 　中間領域プロセスの新展開
　2.1. 中間領域プロセスの位置付け
　2.2. 中間領域プロセスによる価値創出
　　
3. 　三次元集積化の基幹プロセスの基礎
　3.1. 2.5Dから3Dチップレットへ推移するLogic Memory integration
　3.2. Micro-Bump・再配線・CoC・TSV・Si Bridge・Hybrid-bondingの要点
　3.3. 再配線の微細化・多層化（SAPの課題とダマシン導入の要否）
　　
4. 　Fan-Out型パッケージ形成の基礎
　4.1. FOWLPプロセスの現状と課題（材料物性指標・コスト構造事例）
　4.2. Through Mold Interconnect(TMI)による3D Fan-Out integration
　　
5. 　Panel Level Process(PLP)の進展
　5.1. プロセスの高品位化と量産化の課題
　5.2. Hybrid product scheme
　　
6. 　おわりに
　市場概観と今後の開発動向
　　
7. 　Q&A

　※ 適宜休憩が入ります。