半導体先端パッケージ技術を理解するための基礎

セミナー講師

礒部 晶　氏　　株式会社ISTL　代表取締役

＜ 略 歴 ＞　　1984　京都大学原子核工学科修士課程修了、日本電気入社　半導体プロセス開発　　2002　日本電気退社、東京精密入社　ＣＭＰ装置事業部長　　2006　東京精密退社、ニッタハース入社　テクニカルサポートセンター長等　　2013　ニッタハース退社、ディスコ入社　新規事業開発　　2014　九州大学工学部機械工学科　博士号取得　　2015　ディスコ退社、ＩＳＴＬ設立　　2018　中小企業診断士取得

セミナー受講料

お1人様受講の場合　51,700円[税込]／1名1口でお申込の場合　66,000円[税込]／1口（3名まで受講可能）

受講申込ページで2～3名を同時に申し込んだ場合、自動的に1口申し込みと致します。

セミナー趣旨

半導体のパッケージ技術が高度化・複雑化している。これはムーアの法則が限界に近づく中、前工程の微細化だけでは半導体デバイスの集積度・性能の向上が難しくなってきたため、それを補うためのものである。こうした先端パッケージ技術を理解するためには、その背景・目的や、従来型パッケージ技術の進化と要素技術についての知識も必要である。本セミナーでは様々なパッケージ形態が何を目的にどのように発展してきたかを説明した上で、最新のパッケージ技術の種類や方式、それを実現するための要素技術について初心者にもわかりやすく解説する。

セミナープログラム

　　1. 半導体を取り巻く状況　　　　1-1. AI、IoT、5G　　　　1-2. 電子デバイスと半導体デバイス　　　　1-3. ムーアの法則の終焉　　2. 実装工程とは？　　　　2-1. ICと電子部品の実装工程の変遷　　　　2-2. 1960-70年代の実装　　　3. 半導体の製造工程　　　　3-1. 前工程と後工程　　　　3-2. ウエハテスト工程～ダイシング工程　　4． 半導体パッケージとは？　　　　4-1.　半導体パッケージに求められるもの　　　　4-2.　半導体パッケージ技術のロードマップ　　　　　　　　4-3.　パッケージ進化の3つの方向性 ～ 高性能化、多機能化、小型化 　　5． 半導体パッケージの進化　　　　5-1. パッケージ構造のカテゴライズ　　　　　　5-2. ピン挿入型 DIP,SIP,SOP　　　　5-3. 表面実装型 　SOP QFJ,SOJ　　　　5-4. テープ実装型　TAB　TCP,COF　　　　5-5. エリアアレイ型 P-BGA　FCBGA　　　　5-6. 小型化パッケージ　 QFN、WLP　　　　5-7. FOWLP　　6． 新しいパッケージ技術　　　　6-1. SiPとは　　　　6-2. チップ積層方式　TSV、ハイブリッドボンディング　　　　6-3. CoWoSとインターポーザー技術　　　　6-4. チップレット　　7. まとめ