半導体先端パッケージに向けた実装技術、材料開発動向

★3D集積/接合プロセスの開発動向と求められる材料技術とは ★2.5D、Chiplet実装の実現に向けた低熱膨張積層材、アンダーフィル材、封止技術

セミナー講師

１． 東京大学　大学院工学系研究科附属　システムデザイン研究センター（d.lab)　上席研究員　Ph.D　丹羽 正昭 氏 ２． （株）レゾナック　エレクトロニクス事業本部　開発センター　積層材料開発部　新規大型パッケージ材チーム　チームリーダー　城野 啓太 氏 ３． サンユレック（株）　開発部　市場開発グループ　野口 一輝 氏 ４． 日本アイ・ビー・エム（株）　東京基礎研究所　研究員　丸島 千波 氏

セミナー受講料

  1名につき66，000円（消費税込・資料付き）〔1社2名以上同時申込の場合1名につき60，500円（税込）〕

受講について

■　Live配信セミナーの視聴環境について

• 本講座はZoomを利用したLive配信セミナーです。セミナー会場での受講はできません。
• 下記リンクから視聴環境を確認の上、お申し込みください。　→ https://zoom.us/test
• 開催日が近くなりましたら、視聴用のURLとパスワードをメールにてご連絡申し上げます。
• セミナー開催日時に、視聴サイトにログインしていただき、ご視聴ください。
• Zoomクライアントは最新版にアップデートして使用してください。
• Webブラウザから視聴する場合は、Google Chrome、Firefox、Microsoft Edgeをご利用ください。
• パソコンの他にタブレット、スマートフォンでも視聴できます。
• セミナー資料はお申込み時にお知らせいただいた住所へお送りいたします。お申込みが直前の場合には、開催日までに資料の到着が間に合わないことがあります。ご了承ください。
• 当日は講師への質問をすることができます。可能な範囲で個別質問にも対応いたします。
• 本講座で使用される資料や配信動画は著作物であり、録音・録画・複写・転載・配布・上映・販売等を禁止いたします。
• 本講座はお申し込みいただいた方のみ受講いただけます。
• 複数端末から同時に視聴することや複数人での視聴は禁止いたします。
• Zoomのグループにパスワードを設定しています。
• 部外者の参加を防ぐため、パスワードを外部に漏洩しないでください。万が一部外者が侵入した場合は管理者側で部外者の退出あるいはセミナーを終了いたします。

セミナープログラム

＜１０：００〜１１：３０＞１．3D集積/接合技術の開発動向〜プロセス・材料の側面から〜

【プログラム】１．AIの進化と半導体チップ（ニーズ）　1.1 シンギュラリティ　1.2 生成AI２．半導体技術の進化（対応）　2.1 半導体市場　2.2 ロジック/メモリ　2.3 3Dシステム（3D-IC, Chiplet）　　2.3.1 高速大容量化と発熱問題　　2.3.2 技術領域の融合（FEOL/BEOL、Process/Design）３．3D集積/接合プロセスの開発動向　3.1 裏面供給技術（電源、信号）　　3.1.1 電源、信号　　3.1.2 最先端プロセス（imecでの取組み)　3.2 先端配線技術　3.3 ハイブリッドダイレクト接合　　3.3.1 技術動向　　3.3.2 WoW, CoW（NEDOプロジェクトにおける取組み）　3.4 放熱技術‐プロセス・材料　　3.4.1 東京大学d.labでの取組み他4. パッケージング技術の進化　4.1 2.5D/3Dパッケージング　4.2 熱制御　4.3 光電融合　4.4 ガラス基板5. まとめ

【質疑応答】

＜１２：１０〜１３：４０＞２．先端パッケージ基板向け低熱膨張積層材料および関連材料の開発

【本講座で学べること】　半導体パッケージの市場動向、低熱膨張有機コア材の動向、今後のPKG構造で求められている特性を学ぶことができる。

【講座概要】近年のIoTやAI、自動運転、更には5G、Beyond 5Gといった情報通信システムの普及により、高度情報処理の進展が加速、半導体デバイスでは高機能/高性能化のため、高集積/高密度化が進んでいる。それらの実現に向けて2.5D実装、Chipletなど、さまざまな実装技術の提案が進んでいるが、これらの実装形態の実現にはサブストレートがその機能を十分に発揮する必要がある。一方、複雑化する実装方式、大型化するサブストレートが必要となることにより、実装工程中でのそりの顕在化、さらには実装歩留の低下など、多くの課題に直面している。レゾナックでは、こうした大型サブストレートでの課題を解決するため、これら先端パッケージ基板向けに低熱膨張積層材料をラインナップしている。本講演では、こうした低熱膨張積層材料の最新の開発状況と関連する高機能積層板の特性、開発の方向性について紹介する。

【プログラム】１．会社紹介２．技術トレンド３．最新の低熱膨張コアの紹介４．今後の新規構造での様々な特性発現

【質疑応答】

＜１３：５０〜１５：２０＞ ３．先端パッケージの狭ギャップ、狭ピッチ化に対応したアンダーフィル材料の開発動向とシミュレーション、検証

【講座概要】本講演では半導体チップ下にアンダーフィルさせる際、従来と異なる複数チップが搭載されたパッケージ基板や電極密度が異なるチップにおいて、塗布条件による気泡の残存や隣接するチップへの浸透などによる問題が発生する可能性がある。その最適塗布条件を事前に確認するツールとして浸透性シミュレーションを用いそれぞれのリスクを事前に検証した結果を紹介する。更なる狭ピッチ部品への適応に関しても、粒子法を用いたシミュレーションにより流動状態を予想し最適粒子サイズの選定に有効であることが確認された。その結果も紹介する。

【プログラム】１. 会社紹介、事業紹介２．次世代半導体パッケージ進化３．アンダーフィルに関して　3.1 プロセス　3.2 材料紹介　3.3 フィラーセパレーションの発生メカニズム４．シミュレーション解析　4.1 従来ソルバー型ソルバーでの検証　4.2 新規EBGソルバーとの比較　4.3 塗布方法による気泡リスクの検証　4.4 マルチパッケージの塗布タイミングでの検証。　4.5 10チップパッケージでの最適塗布条件の検証　4.6 粒子法を用いたフィラー流動解析５．まとめ【質疑応答】

＜１５：３０〜１７：００＞ ４．シリコンブリッジパッケージの最新動向とその封止技術

【講座概要】IBMで提案するシリコンブリッジパッケージにおける封止技術について解説する。パッケージ構造やそのアセンブリ方法を紹介した後、シリコンブリッジとメインチップを結ぶファインピッチバンプの封止材充填方法を説明する。また、メインチップと有機基板間のキャピラリーアンダーフィルプロセスでのボイド形成の課題について、解決へのアプローチを紹介する。最後に、シリコンブリッジパッケージの最新動向とその展望を述べる。

【プログラム】１．シリコンブリッジパッケージの構造とアセンブリ技術２．ファインピッチバンプへの封止技術　2.1 Non-Conductive Paste (NCP)によるはんだ接合　2.2 ジェットディスペンスによるCapillary Underfill (CUF)充填方法３．シリコンチップ-ラミネート基板間の封止技術　3.1 CUF内のボイド形成過程の観察　3.2 アンダーフィル材の物性と流動の解析　3.3 チップ間寸法とCUFの流動の関係４．シリコンブリッジパッケージの展望

【質疑応答】