先端半導体パッケージの開発動向と今後の展望

★2.5/3D実装、チップレット集積等、半導体パッケージの最前線を解説

セミナー講師

NEP Tech. S&S ニシダエレクトロニクス実装技術支援　代表　西田 秀行 氏

セミナー受講料

1名につき55，000円（消費税込・資料付き）〔1社2名以上同時申込の場合1名につき49，500円（税込）〕

受講について

■　Live配信セミナーの視聴環境について

• 本講座はZoomを利用したLive配信セミナーです。セミナー会場での受講はできません。
• 下記リンクから視聴環境を確認の上、お申し込みください。　→ https://zoom.us/test
• 開催日が近くなりましたら、視聴用のURLとパスワードをメールにてご連絡申し上げます。
• セミナー開催日時に、視聴サイトにログインしていただき、ご視聴ください。
• Zoomクライアントは最新版にアップデートして使用してください。
• Webブラウザから視聴する場合は、Google Chrome、Firefox、Microsoft Edgeをご利用ください。
• パソコンの他にタブレット、スマートフォンでも視聴できます。
• セミナー資料はお申込み時にお知らせいただいた住所へお送りいたします。お申込みが直前の場合には、開催日までに資料の到着が間に合わないことがあります。ご了承ください。
• 当日は講師への質問をすることができます。可能な範囲で個別質問にも対応いたします。
• 本講座で使用される資料や配信動画は著作物であり、録音・録画・複写・転載・配布・上映・販売等を禁止いたします。
• 本講座はお申し込みいただいた方のみ受講いただけます。
• 複数端末から同時に視聴することや複数人での視聴は禁止いたします。
• Zoomのグループにパスワードを設定しています。
• 部外者の参加を防ぐため、パスワードを外部に漏洩しないでください。万が一部外者が侵入した場合は管理者側で部外者の退出あるいはセミナーを終了いたします。

セミナー趣旨

1. AI時代の到来、DX対応で、高速/大容量/低遅延通信がもとめられるモバイル機器や, 大容量データ処理が求められる、データセンタ/HPC(High Performance Computing)の実装技術に焦点を当て、その現状と課題を探る。実装技術の変遷，AI時代に求められるコアテクノロジー、FOWLPやCoWoSに代表される2.x-Dなどの新しいパッケージング技術を事例を紹介しながら解説する。
2. Mooreの法則の終焉、半導体素子の微細化限界が危惧される中、飛躍的に増大するテータ・情報量に対応すべく、HPCやAI対応のソリューションとして注目を集めている、Chip-let集積/Multi-Die　Solutionについて、事例を紹介しながら、期待される効果や事実用のための課題について考察する。
3. AIの有効活用、Beyond5G/６G時代の到来を見据え、加速する『デジタル化社会』における我が国（日本）の取り組みと現状に焦点を当て、半導体および関連産業の重要性について考える。
4.  爆発的に増大する情報量に対して、産業のコメと言われた半導体がもはや産業のインフラストラクチャと認識とされる現在、その潤沢な供給が危惧されている。デジタル駆動型社会における半導体の安全確保の成否は国家の存亡にもかかわると議論されている現在、世界中が国を挙げて半導体の安定供給のための対策を打ち出している。我が国も政府が積極的にリーダーシップを取り、国内に残されたインフラストラクチャーへの支援、海外有力企業への誘致など、積極策に取り組んでいる。現在の国の施策や取り組み、海外企業の日本拠点設置の状況などを紹介し、半導体、関連企業の取り組みの現状や課題について紹介する。
5.  Intel, TSMC, Samsung, Rapidus (Foundry勢)や、ASE, Amkor（OSAT勢）の Packaging Solution の提案について考察し、『AI時代が求める最適な実装技術とは何か？』　について、言及する。

セミナープログラム

1. 背景　1.1 AI時代の幕開け、Beyond5G、6Gを目指して　1.2 情報爆発/処理データの増大と、半導体に求められる性能向上　1.3 More-MooreかMore-Than-Mooreか2. エレクトロニクス/半導体実装の現状　2.1 実装技術の変遷と現状　2.2 System Integrationとは　2.3 業界の水平分業化3. 実装技術、ソリューションの提案、現状と課題、各社の事例　3.1 Flip Chip/Wire Bonding Package　3.2 Fan-Out Package　3.3 Embedded Technology　3.4 2.1/2.3/2.5/3D Package　3.5 ５Gから６Gへ、要求される実装技術4. 『チップレット』への取り組み　4.1 Chipletとは　4.2 ダイの小形化による効果とチップレット5.Chiplet/Multi Die Solutionの現状　5.1 Intel　5.2 TSMC　5.3 Samsung　5.4 Rapidus　5.5 AMD　5.6 Others　（Huawei/Baidu/Fujitsu/アオイ電子工業）6.　AI時代の幕開け、Beyond5G/6Gに向けての取り組みと課題　6.1 AIと半導体/実装技術,DSAP(Domain Specific Application Package)　　（1） どのように付けるか（Inter-connectionと Hybrid Bonding）　　　（2） どのように繋ぐか（Wiring/Net-working, 微細配線技術/裏面電源供給）　　（3） 実用・量産（アッセンブリなど）のための課題は　（DCO/協調設計の重要性）　　（4） 最先端半導体、性能を決めるSubstrate/Interposer基板 (Glass基板技術のこれから)　　（5）日本の『半導体/デジタル戦略』と取り組み　　（6）日の丸半導体の離陸、LSTC/RapidusuのFoundry Business戦略7.　Summary

【質疑応答】